CLOCK (動詞・名詞) クロック
2010年12月14日
目次はこちら
CLOCK (n, v)
$$ In this case, a clocking pulse will be generated whenever the voltage of the reference difference-frequency signal crosses zero. / その場合、基準差周波数信号の電圧がゼロを交差する毎にクロックパルスが生成される。(USP7592943)
$$ The previously stored data values are advanced by the clocking of the filter. / 前に記憶されたデータ値は､フィルタのクロックによって先に進められる｡(USP5381354)
$$ The representations of the first data value "d1" previously stored are clocked into the delay elements downstream of their previous position. / 前に記憶された第１のデータ値「ｄ１」は､それらの前位置の下流の遅延素子にクロックインされる（クロックで送り込まれる）｡(USP5381354)
$$ Because the clock rate of the optical data is very high, it is usually necessary to provide a serial/parallel conversion, to reduce the clock rate of the electrical signals. / ここで、光データのクロック速度は非常に高速なので、電気信号のクロック速度を減少させるため通常はシリアル／パラレル変換が必要であった。(USP5408567)
$$ This embodiment is equivalent to having one coder loop operating at the HDTV clock rate and one coder buffer. / この実施例は、ＨＤＴＶクロックレートで動作する１つの符号器ループと１つの符号器バッファとを有するのに等しい。(USP5856847)
$$ The bus controller then issues a single clock pulse on the clock line 29 which clocks every flip-flop 30. (USP6373955)
$$ Within functional logic blocks that are small relative to clock signal wavelength, unterminated interconnects work adequately for local clocking with phase coherence, see FIG. 15. / クロック信号波長に対して小さい機能性論理ブロック内において、非終端相互接続は、位相コヒーレンスとの局部クロック駆動に適切に動作する。図１５を参照のこと。(USP6816020)
$$ The fast clock's pulses can then be placed to clock the SSRAM within a single Handel-C clock tick. (USP6691301)
$$ In the configuration shown, when Sign is at logic low then flip-flop 57 is clocked by the leading (rising) edge of U.sub.n and flip-flop 60 by the trailing (falling) edge. (USP6373955)
目次はこちら
CLOCK (n, v)
$$ In this case, a clocking pulse will be generated whenever the voltage of the reference difference-frequency signal crosses zero. / その場合、基準差周波数信号の電圧がゼロを交差する毎にクロックパルスが生成される。(USP7592943)
$$ The previously stored data values are advanced by the clocking of the filter. / 前に記憶されたデータ値は､フィルタのクロックによって先に進められる｡(USP5381354)
$$ The representations of the first data value "d1" previously stored are clocked into the delay elements downstream of their previous position. / 前に記憶された第１のデータ値「ｄ１」は､それらの前位置の下流の遅延素子にクロックインされる（クロックで送り込まれる）｡(USP5381354)
$$ Because the clock rate of the optical data is very high, it is usually necessary to provide a serial/parallel conversion, to reduce the clock rate of the electrical signals. / ここで、光データのクロック速度は非常に高速なので、電気信号のクロック速度を減少させるため通常はシリアル／パラレル変換が必要であった。(USP5408567)
$$ This embodiment is equivalent to having one coder loop operating at the HDTV clock rate and one coder buffer. / この実施例は、ＨＤＴＶクロックレートで動作する１つの符号器ループと１つの符号器バッファとを有するのに等しい。(USP5856847)
$$ The bus controller then issues a single clock pulse on the clock line 29 which clocks every flip-flop 30. (USP6373955)
$$ Within functional logic blocks that are small relative to clock signal wavelength, unterminated interconnects work adequately for local clocking with phase coherence, see FIG. 15. / クロック信号波長に対して小さい機能性論理ブロック内において、非終端相互接続は、位相コヒーレンスとの局部クロック駆動に適切に動作する。図１５を参照のこと。(USP6816020)
$$ The fast clock's pulses can then be placed to clock the SSRAM within a single Handel-C clock tick. (USP6691301)
$$ In the configuration shown, when Sign is at logic low then flip-flop 57 is clocked by the leading (rising) edge of U.sub.n and flip-flop 60 by the trailing (falling) edge. (USP6373955)
目次はこちら
※このブログではブログの持ち主が承認した後、コメントが反映される設定です。